Ky artikull mëson mënyrën më të mirë për të konfiguruar pajisjen tuaj të parë FPGA në kompjuterin tuaj. Filloni të përdorni Intel® Programi Quartus® për programimin FPGA me këtë ushtrim të lehtë. Për të marrë FPGA për të ndezur ndonjë nga 8 LED-të jeshile të klientit në bord, duhet së pari të gjeneroni një kod Verilog, të caktoni kunjat dhe të vendosni kufizime kohore. Një LED do të lidhet me një nga pjesët e daljes së numëruesit ndërsa e drejtoni atë me një hyrje të orës 50 MHz (siguruar nga një oshilator në bord).
Përdoret kompleti i harduerit Terasic DE10-Nano
strong>
Për krijuesit, zhvilluesit e IoT dhe edukatorët, bordi i kontrollit Terasic DE10-Nano. Ai bazohet në një FPGA Intel® Cyclone V SoC, e cila ofron një hardware të programueshëm platformë projektimi. Kompleti është i disponueshëm këtu.
Software Suite Lite Edition i Intel Quartus Prime
Sepse ai mund të shkarkohet falas dhe nuk kërkon licencim
Hapi 1: Krijo një projekt softuerësh duke përdorur Intel® Quartus®
Hapni versionin Lite të Intel Quartus Prime Software Suite Wizard për të krijuar një projekt të ri Zgjidhni Tjetër Drejtoria, Emri dhe Entiteti i nivelit të lartë duhet të zgjidhen Zgjidhni Po kur të pyetet nëse doni të krijoni drejtorinë
Hapi 2: Krijo një HDL (Gjuha e përshkrimit të harduerit)
HDL që përdorim është Verilog. Nëse jeni i ri për të shkruar në një HDL, por jeni të njohur me gjuhën e programimit C, Verilog është i ngjashëm me C në atë që çdo fjali duhet të përfundojë me një pikëpresje.
Hapni skedën File të dritares kryesore dhe më pas klikoni New Pasi të keni zgjedhur Verilog. Skedari HDL, klikoni OK Zgjidhni skedarin dhe më pas Ruaj si në hapin tjetër. Më pas shtypni Ruaj
Hapi 3: Krijoni një modul Verilog
Ky kod Verilog duhet të kopjohet dhe ngjitet në dritare. Për të kryer një kontroll sintaksor dhe për të filluar sintetizimin e kodit Verilog, kliko me të djathtën mbi Analiza dhe Sinteza dhe më pas zgjidh Start.
Hapi 4: Zgjidh Detyrat e Pinit
>Zgjidhni Assignments > Pin Planner nga shiriti i sipërm i navigimit.
Hapi 5: Krijo një skedar SDC
Kufizimet e kohës për dizajnin duhet të sigurohen përpara Kodi Verilog është përpiluar. Për të udhëzuar softuerin Intel® Quartus® se si të mbyllë kohën e dizajneve, do të prodhoni një skedar SDC që përmban komanda.
Hapi 6: Përpiloni kodin Verilog
Klikoni Start pasi të keni bërë një klikim në Compile Design. Mjetet më pas do të kryejnë analizën e kohës, vendin dhe rrugën, dhe do të montojnë dhe sintetizojnë dizajnin. Përpilimi duhet të përfundojë brenda pak minutash për shkak të vetëm disa rreshtave të kodit.
Hapi 7: Aktivizoni FPGA
FPGA duhet të programohet si hapi i fundit. Kini kujdes të merrni Kartën SD jashtë tabelës përpara se ta bëjmë këtë.
Përdorni USB porta blaster për të lidhur tabelën me kompjuterin tuaj Lidheni tabelën me energji dhe kontrolloni nëse ka dritë blu. Pranë portës J13 USB Blaster II, një LED ndizet Klikoni me të djathtën për të hapur pajisjen e programit duke zgjedhur Hardware Konfigurimi Zgjidhni DE-SoC nga lista rënëse për harduerin e përzgjedhur aktualisht, më pas kliko Mbyll Hardware të Zgjedhur Për të gjetur zinxhirin JTAG në bord, kliko Zbulo automatikisht Zgjidh vegël 5CSEBA6. Ky është një vegël FPGA. Skedari i ndryshimit mund të zgjidhet duke klikuar me të djathtën në skedar kolona për pajisjen 5CSEBA6 Pasi të keni zgjedhur Programin/Konfiguro , kliko Start
Ju mund të konfiguroni lehtësisht FPGA-në tuaj më të mirë në kompjuter duke ndjekur të gjithë hapat.