Taiwan Semiconductor Manufacturing Co. (TSMC) modernizuje kluczową część swojego procesu wytwarzania chipów. W swoich 2-nanometrowych chipach nowej generacji gigant odlewniczy zastosuje maski krzywoliniowe, porzucając stosowaną od dziesięcioleci prostą geometrię „Manhattan”.
Ta zmiana umożliwia drukowanie bardziej precyzyjnych wzorów na krzemie, zwiększając wydajność chipów.
Ten skok jest możliwy dzięki nowym twórcom masek wielowiązkowych i zaawansowanemu oprogramowaniu, takiemu jak platforma CuLitho firmy Nvidia oparta na GPU.
Choć inwestycja jest kosztowna, napędzana jest przez dynamicznie rozwijający się rynek sztucznej inteligencji, na którym wysokomarżowe chipy od klientów takich jak Nvidia uzasadniają pionierstwo w tych nowych, złożonych technikach produkcyjnych.
Od Manhattan Grids po Curvy Lines: nowa geometria dla Produkcja chipów
Po raz pierwszy od ponad dekady na nowo rysuje się podstawowa geometria konstrukcji chipów.
Węzeł procesowy 2 nm (N2) TSMC będzie pierwszym, w którym zastosuje się maski krzywoliniowe, co stanowi znaczące odejście od zależności branży od prostoliniowych lub prostych wzorów często nazywanych geometrią „Manhattan”.
Maski krzywoliniowe w do produkcji półprzewodników to fotomaski, których wzory obejmują krzywe lub dowolne kształty, a nie są ograniczone do konwencjonalnych prostoliniowych (prostych) kształtów ułożonych tylko w pionie lub poziomie.
W szczególności maski krzywoliniowe mogą zawierać krawędzie, które nie są ani Manhattanem (kąty ściśle 90 stopni lub 45 stopni), ani liniami prostymi, ale zamiast tego mogą zawierać gładkie łuki, okręgi, owale, splajny lub odcinkowo liniowe wielokąty z krawędziami ustawionymi pod kątem wykraczającymi poza standardowe geometrie ortogonalne.
Te maski zostały zaprojektowane przy użyciu zaawansowanych technik optycznej korekcji bliskości (OPC) i litografii odwróconej (ILT), które optymalizują kształty fotomasek jako krzywe zamiast aproksymować je wieloma małymi prostokątami lub wielokątami Manhattanu.
Zastosowanie krzywoliniowych kształtów pozwala na lepszą wierność drukowania złożonych i małych elementów na płytkach krzemowych, dając większe okna procesu litograficznego, poprawiona głębia ostrości i mniejsza zmienność procesu.
Ta zmiana towarzyszy przejściu na tranzystory Gate-All-Around (GAA), wyznaczając jedną z najważniejszych zmian technologicznych w produkcji półprzewodników od prawie 15 lat lat.
Fotolitografia, proces drukowania wzorów chipów na płytkach krzemowych, rządzi się fizyką światła.
Światło w naturalny sposób ugina się i zniekształca, a także nie sprzyja ostrym kątom 90 stopni. Konstrukcje krzywoliniowe, które wykorzystują gładkie krzywe, dokładniej modelują zachowanie światła, co skutkuje wierniejszym przeniesieniem zamierzonego wzoru na płytkę.
Poszerza to ogólne okno procesu, czyniąc produkcję bardziej odporną na drobne odchylenia i ostatecznie poprawiając wydajność i wydajność wiórów.
Od lat inżynierowie wiedzą, że konstrukcje zakrzywione są teoretycznie lepsze. Korzystając z techniki zwanej Technologia litografii odwrotnej (ILT), mogli cofnąć się od pożądanego wzoru na płytce, aby obliczyć optymalny, często psychodeliczny projekt maski.
Jednak ten ideał pozostał. koncepcja akademicka, ponieważ nie istniały narzędzia do tworzenia takich masek.
Tradycyjni twórcy masek, znani jako Wiązka o zmiennym kształcie (VSB) systemy, mogą tworzyć tylko prostokąty i kwadraty. Aby utworzyć krzywą, musieli aproksymować ją tysiącami maleńkich, nakładających się prostokątów w procesie zwanym „Manhattanizacją”.
Ta konwersja była nie tylko nieprecyzyjna i powodowała rozmycie krawędzi, ale także niewiarygodnie powolna.
Maszyna VSB zapisuje każdy prostokąt jednym „strzałem” wiązki elektronów. Sama liczba zdjęć wymaganych do tworzenia złożonych, manhattańskich wzorców stworzyła poważne wąskie gardło w przepustowości, a czas zapisu maski rozciągał się od godzin do dni.
Technologia za krzywymi: nagrywarki wielowiązkowe i fizyka zasilana procesorem graficznym
Napędzanie tego skoku w precyzji produkcji to zbieżność przełomowych osiągnięć w sprzęcie i oprogramowaniu. Pierwszym kluczowym czynnikiem jest pojawienie się twórców masek wielowiązkowych, opracowanych przez firmy takie jak IMS Nanofabrication i NuFlare.
Zamiast pojedynczej wiązki elektronów maszyny te dzielą wiązkę na setki tysięcy maleńkich, indywidualnie sterowanych „wiązek”.
Przesuwając scenę maski oraz włączając i wyłączając te wiązki jak piksele na ekranie, maszyna może skutecznie „malować” złożone, zakrzywione wzory z dużą wiernością.
Wprowadzenie tej technologii na rynek było monumentalnym wyzwaniem inżynieryjnym. Programiści musieli rozwiązać trudne problemy, takie jak identyfikacja i wychwytywanie defektów w złożonych zakrzywionych wzorach oraz przesyłanie strumieniowe ogromnych ilości danych projektowych do maszyny z dużą szybkością.
Koszty rozwoju były ogromne; Na przykład firma KLA-Tencor wydała ponad 226 milionów dolarów na projekt wielowiązkowy, zanim porzuciła go w 2014 r. Sukces wymagał dekady wytrwałości i głębokich inwestycji, aby pokonać te przeszkody.
Drugim elementem układanki jest ogromny wzrost mocy obliczeniowej napędzany przez procesor graficzny rewolucja.
Obliczanie projektu maski ILT dla nowoczesnego chipa z miliardami tranzystorów to ogromne zadanie, czasami wymagające nawet 30 milionów godzin procesora. Ukończenie tego zadania w centrum danych wyposażonym w dziesiątki tysięcy procesorów może zająć ponad tydzień.
cuLitho firmy Nvidia, biblioteka oprogramowania zawierająca równoległe algorytmy, radykalnie zmienia to równanie. Według Nvidii 500 procesorów graficznych H100 może teraz wykonywać przy tych zadaniach pracę obliczeniową 40 000 procesorów.
Przyspiesza to przepływ pracy nawet 60-krotnie, zamieniając dwutygodniowe obliczenia w proces trwający noc. Dostrzegając ten potencjał, TSMC, Nvidia i firma Synopsys, zajmująca się oprogramowaniem do projektowania, ogłosiły na początku 2024 r., że wprowadzają platformę CuLitho do produkcji, torując drogę do przyjęcia zaokrąglonych masek w węźle N2.
Dlaczego teraz? Boom AI opłaca rewolucję produkcyjną
Powodem ogromnych inwestycji wymaganych do tego przejścia jest nienasycony i wysokomarżowy popyt ze strony rynku sztucznej inteligencji.
Chipy zaprojektowane dla akceleratorów AI, takie jak te firm Nvidia i AMD, muszą zapewniać absolutnie najwyższy poziom wydajności. Dr Lisa Su, prezes i dyrektor generalna AMD, podkreślała już wcześniej głęboką współpracę firmy z TSMC, która „umożliwiła AMD konsekwentne dostarczanie wiodących produktów, które przesuwają granice obliczeń o wysokiej wydajności”.
Dla tych kluczowych klientów korzyści z węzła 2 nm i jego krzywoliniowych wzorów są bezpośrednie i znaczące. F
lub Nvidia oznacza mocniejsze i bardziej energooszczędne procesory graficzne, które zdominują centrum danych. Dla klienta takiego jak Apple oznacza to dłuższą żywotność baterii i szybsze przetwarzanie przyszłych generacji krzemowych telefonów iPhone i komputerów Mac.
W przeciwieństwie do dojrzałego i wrażliwego na cenę rynku telefonów komórkowych, sektor sztucznej inteligencji dysponuje marżami finansowymi, które pozwalają na pokrycie wysokich kosztów pionierskich technologii produkcyjnych.
Ta dynamika uzasadnia wielomiliardowe inwestycje w nowe maszyny do masek oraz szeroko zakrojone prace badawczo-rozwojowe potrzebne do wprowadzenia litografii krzywoliniowej do produkcji na dużą skalę.
Koncentracja na technologii nowej generacji ma kluczowe znaczenie dla strategii TSMC polegającej na utrzymaniu pozycji lidera.
Firma konsekwentnie zaprzecza pogłoskom o fuzjach operacyjnych z Intelem lub innymi podmiotami, w tym z dyrektorem generalnym C.C. Wei stanowczo stwierdza: „TSMC nie prowadzi żadnych rozmów z innymi firmami na temat jakichkolwiek wspólnych przedsięwzięć, licencjonowania technologii czy technologii.”
Zamiast tego odlewnia idzie do przodu na wielu frontach, w tym opracowuje zaawansowane opakowania na poziomie panelu, aby sprostać przyszłym wymaganiom sztucznej inteligencji.
Przyjęcie masek krzywoliniowych to coś więcej niż tylko stopniowa aktualizacja; to fundamentalna zmiana w produkcji, opłacona boomem na sztuczną inteligencję, która na nowo zdefiniuje granice projektowania chipów na następną dekadę.
