Taiwan Semiconductor Manufacturing Co., il più grande produttore di chip a contratto al mondo, sta preparando un metodo diverso per assemblare i complessi processori che alimentano l’intelligenza artificiale, confermando che si sta avvicinando alle specifiche finali per l’imballaggio”a livello di panel”. Questa tecnica, rivolta ai progetti di chip da clienti impegnativi come Nvidia e Google, abbandona i tradizionali wafer di silicio rotondo per substrati quadrati, .
Il formato iniziale misurerà 310 mm per 310mm, una mossa destinata a mettere più silicio in spazi più stretti e aumentare le prestazioni di calcolo per le attività di AI, con TSMC che si rivolge alla produzione di piccoli volumi intorno al 2027.
I potenziali benefici della pala alimentare (PLP) in pari; La lavorazione di pannelli rettangolari più grandi può teoricamente produrre più pacchetti finali per substrato rispetto ai wafer rotondi, riducendo potenzialmente i costi per unità per determinati tipi di chip. Tuttavia, questo spostamento richiede sostanziali aggiustamenti attraverso la catena di approvvigionamento semiconduttore, che richiede ai produttori di attrezzature e ai fornitori di materiali di adattarsi al formato quadrato.
Oltre i wafer rotondi: le scommesse TSMC sui pannelli per la scala AI
Sviluppare questa tecnologia comporta una notevole difficoltà tecnica. Una delle principali sfide, è il raggiungimento dell’uniformità del processo ad alto rendimento-in deposizione, attacco e litografia-per la superficie del pannello più grande e non circolare senza difetti o deformazioni.
“È particolarmente impegnativo per ricoprire l’intero substrato con un sostanze chimiche in modo uniforme”Presidente e CEO di TSMC C.C. Wei aveva precedentemente confermato che la compagnia era lavorando sul pacchetto chip panel-leve da introdurre. Una linea di produzione pilota è attualmente costruita a Taoyuan, Taiwan per perfezionare questi processi. In particolare, TSMC ha esplorato la collaborazione con produttori di visualizzazioni come l’affiliata FoxConn Innolux, che sono esperti con formati rettangolari, ma alla fine ha optato per sviluppare la tecnologia da sola a causa dei più elevati standard di precisione richiesti dai pacchetti di pacchetti avanzati. (Chip-on-wafer-on-substrate). Cowos, che consente l’integrazione densa di diversi chiplit come GPU, CPU e memoria ad alta larghezza di banda (HBM), è già essenziale per gli acceleratori di intelligenza artificiale di generazione attuale e rimane una tecnologia critica per i clienti di TSMC. L’imballaggio a livello di panel rappresenta un passo futuro volto a consentire integrazioni ancora più grandi e complesse mentre le richieste di intelligenza artificiale continuano a ridimensionare.
Ancorando la tecnologia avanzata in mezzo all’espansione globale
TSMC TSMC Decisione di sviluppare la decisione iniziale. Questa strategia persiste nonostante una massiccia espansione internazionale, evidenziata da un impegno di investimento di $ 165 miliardi recentemente confermato in Arizona. Il progetto statunitense, supportato da $ 6,6 miliardi in sovvenzioni per i chips Act e $ 5 miliardi di prestiti, include più Fab e strutture di imballaggio, ma si concentrerà inizialmente su nodi di processo stabiliti e tipi di imballaggio. Progetti TSMC Questi siti statunitensi rappresenteranno solo il 7% circa della sua produzione totale quando completi.
Questo atto di bilanciamento geografico è influenzato dall’economia e dalla strategia; La produzione di chip in Arizona dovrebbe essere circa il 10% più costosa rispetto a Taiwan, rafforzando la logica economica della concentrazione di lavoro all’avanguardia a livello nazionale. L’espansione domestica concomitante di TSMC, incluso un nuovo FAB 2-Nanometro in Kaohsiung set per la produzione alla fine del 2025, dimostra ulteriormente questo approccio incentrato su Taiwan per le sue nuove capacità. AI. Le aziende sono sempre più alla ricerca di modi per impacchettare più potenza di elaborazione in singoli moduli. Le principali aziende di intelligenza artificiale stanno spingendo i limiti hardware. Openai, ad esempio, sta sviluppando i propri chip AI personalizzati, secondo quanto riferito pianificando la produzione con TSMC a partire dal 2026. Ciò riflette un movimento del settore più ampio, con Meta, AWS e Apple che sviluppano anche silicio propritario ottimizzato per i loro carichi di lavoro AI specifici, riducendo la dipendenza dai componenti off-the-shelf di fornitori come Nvidia. Questi sforzi richiedono soluzioni di imballaggio sofisticate in grado di integrare diversi chipli, alimentando la necessità di metodi che offrano una maggiore densità e prestazioni rispetto agli attuali approcci basati su wafer. Washington ha costantemente ampliato i controlli di esportazione rivolti all’accesso della Cina a chip AI avanzata e tecnologia di produzione di semiconduttori. Il governo degli Stati Uniti mira a limitare i rischi percepiti per la sicurezza nazionale, con l’ex segretario al commercio Gina Raimondo lo scorso anno per quanto riguarda la natura a doppio utilizzo della tecnologia:”I semiconduttori secondo cui l’intelligenza artificiale del potere può essere utilizzata dagli avversari per gestire simulazioni nucleari, sviluppare armi biologiche e far avanzare i loro militari”. Questi controlli incidono sulle catene di approvvigionamento globali e aggiungono livelli di complessità di conformità per TSMC.
Composizione queste pressioni, TSMC sta attualmente affrontando un’indagine del Dipartimento del Commercio degli Stati Uniti, segnalato l’8 aprile 2025, per il fatto che un chip che produceva per un intermediario avrebbe potuto finire in un blacked Chinese Gigiant Huawei di Ai, a causa di un chip che produceva per le spese di intermediazione. Miliardi e proiettando un’ombra sulle sue operazioni statunitensi e i chips Act Act. Mentre TSMC afferma di essere conforme a tutte le normative, la situazione evidenzia l’estrema sensibilità che circonda l’hardware AI avanzato e i rischi normativi coinvolti.
Questo ambiente probabilmente incoraggia TSMC a mantenere le tecniche pionieristiche come l’imballaggio a livello di panel inizialmente all’interno di Taiwan per la massima supervisione. Nel frattempo, i concorrenti non si fermano; ASE Technology Group sta sviluppando attivamente le proprie soluzioni a livello di pannello e Huawei è inseguimento di Domestics-Supliers-accelerate-Celerate-China-S-Ai-Push”=”_ Blank”> Huawei è inseguimento di Domestic-Supliers-accelerate-CheCelerate-China-S-Ai-Push”=”_ Blank”> Huawei è una tecnologia Domestic-Level. Boe come parte della guida cinese per l’autosufficienza dei semiconduttori.
