Tämä artikkeli opettaa parhaan tavan määrittää ensimmäinen FPGA-laitteesi tietokoneellesi. Aloita Intelin® käyttö Quartus®-ohjelma FPGA-ohjelmointiin tällä helpolla harjoituksella. Jotta FPGA vilkkuu minkä tahansa kahdeksasta vihreästä asiakas-LEDistä, sinun on ensin luotava Verilog-koodi, määritettävä nastat ja asetettava aikarajoituksia. LED liitetään yhteen laskurin lähtöbittistä, kun käytät sitä 50 MHz:n kellotulolla (sisäänrakennetun oskillaattorin toimittama).
Käytetään Terasic DE10-Nano Hardware Kitiä
strong>
Valmistajille, IoT-kehittäjille ja kouluttajille Terasic DE10-Nano-ohjauskortti. Se perustuu Intel® Cyclone V SoC FPGA:han, joka tarjoaa ohjelmoitavan laitteiston. suunnittelualusta. Pakki on saatavilla täältä.
Intel Quartus Primen Software Suite Lite Edition
Koska se voidaan ladata ilmaiseksi, eikä se vaadi lisenssiä
Vaihe 1: Luo ohjelmistoprojekti Intel® Quartus®:lla
Luo uusi projekti avaamalla ohjatun Intel Quartus Prime Software Suiten Lite Edition. Valitse seuraava. Hakemisto, nimi ja huipputason entiteetti tulee valita Valitse Kyllä, kun sinulta kysytään, haluatko luoda hakemiston
Vaihe 2: Luo HDL (hardware Description Language)
Käyttämämme HDL on Verilog. Jos olet uusi HDL-kirjoittamisessa, mutta tunnet C-ohjelmointikielen, Verilog on samanlainen kuin C siinä mielessä, että jokaisen lauseen tulee päättyä puolipisteeseen.
Avaa pääikkunan Tiedosto-välilehti ja napsauta sitten Uusi, kun olet valinnut Verilogin HDL-tiedosto, napsauta OK Valitse tiedosto ja sitten Tallenna nimellä seuraavassa vaiheessa. Paina sitten Tallenna
Vaihe 3: Luo Verilog-moduuli
Tämä Verilog-koodi tulee kopioida ja liittää ikkunaan. Suorita syntaksin tarkistus ja aloita Verilog-koodin syntetisointi napsauttamalla hiiren kakkospainikkeella kohtaa Analyysi ja synteesi ja valitsemalla sitten Käynnistä.
Vaihe 4: Valitse Pin Assignments
Valitse Tehtävät > Pin Planner ylänavigointipalkista.
Vaihe 5: Luo SDC-tiedosto
Suunnitelman ajoitusrajoitukset on ilmoitettava ennen Verilog-koodi on käännetty. Jos haluat ohjeistaa Intel® Quartus®-ohjelmistoa sulkemaan ajoituksen suunnittelussa, luo SDC-tiedosto, joka sisältää komennot.
Vaihe 6: Käännä Verilog-koodi
Napsauta Käynnistä-painiketta, kun olet napsauttanut Compile Design-painiketta. Seuraavaksi työkalut suorittavat ajoitusanalyysin, paikan ja reitin sekä kokoavat ja syntetisoivat suunnittelun. Käännöksen pitäisi valmistua muutamassa minuutissa vain muutaman koodirivin takia.
Vaihe 7: Aktivoi FPGA
FPGA on ohjelmoitava viimeinen vaihe. Ota varovasti SD-kortti a> pois pöydältä ennen kuin teemme sen.
Käytä USB blaster-portti kortin liittämiseksi tietokoneeseen Liitä kortti virtalähteeseen ja tarkista, että sininen valo palaa. J13 USB Blaster II-portin lähellä syttyy LED-valo. Napsauta hiiren kakkospainikkeella avataksesi ohjelmalaitteen. Valitse Laitteisto Asennus Valitse DE-SoC avattavasta luettelosta valitulle laitteistolle ja napsauta sitten Sulje valittu laitteisto Etsiäksesi JTAG-ketjun, napsauta Automaattinen tunnistus Valitse gadget 5CSEBA6. Tämä on FPGA-gadget. Muutostiedosto voidaan valita napsauttamalla hiiren kakkospainikkeella tiedostoa sarake 5CSEBA6-laitteelle Kun olet valinnut Ohjelman/Määritä -sarakkeesta Käynnistä
Voit helposti määrittää parhaan FPGA:n tietokoneen noudattamalla kaikkia vaiheita.