Startup Efficient Computer Co. hat seinen Flaggschiff-Elektronen-E1-Prozessor vorgestellt, einem Chip, der den Energieverbrauch von Edge-Computing-Workloads drastisch senkte. Der Elektron E1 führt eine neuartige „Fabric-Architektur“ ein, die im Vergleich zu herkömmlichen CPUs mit geringer Leistung bis zu 100-mal höher verspricht. Durch das räumliche Anordnen von Berechnungen eliminiert der Chip ineffiziente Datenablagerung. Der Elektron E1 ist jetzt den Entwicklern zur Verfügung, begleitet vom EFCCC-Compiler, um die Software-Integration zu vereinfachen. Der effiziente Ansatz des Computers, der aus einem Jahrzehnt der Forschung an der Carnegie Mellon University geboren wurde, könnte die Möglichkeiten für intelligente Geräte neu definieren, die weit entfernt von einer Stromquelle arbeiten. Radikale Abreise von von Neumann Architecture

am Herz des Elektronen E1 ist seine”Fabric-Architektur”, ein Design, das das Programm zur Ausführung des Programms finanziert. Das gesamte Konzept ist eine direkte Reaktion auf die inhärenten Ineffizienzen der von Neumann-Architektur, die das Computer seit Jahrzehnten dominiert.

In traditionellen Prozessoren wird eine erhebliche Menge an Energie verschwendet, die einfach über den Gedächtnis und den Verarbeitungskern ein-und ein-von. Welche Anweisung, die der Prozessor als nächstes benötigt wird, um das Stalling zu vermeiden? „Chips wie der E1 sind ein gutes Beispiel für eine effiziente Architektur, da sie Teile des Siliziums minimieren, das mit einer reinen Berechnung von Dingen beteiligt ist. Die Architektur besteht aus einer Reihe von miteinander verbundenen „Fliesen“, bei denen jede Fliese ohne den typischen Overhead als abgerundeter Prozessorkern fungiert. Die Daten treten in den Stoff ein und fließen durch diese vorkonfigurierte Schaltung. Mitbegründer Brandon Lucia erklärt, dass sich das räumliche Muster, wenn ein Programm verzweigt, sich ändert und es als”wie ein Switch-Track in einer Eisenbahn”bezeichnet. Das Unternehmen erkannte, dass Software für neue Hardware häufig zu einem nachträglichen Einfall wird, der die Effizienz und die Übernahme der realen Welt behindert. Raumarchitektur. Es liest Programme in vertrauten, hochrangigen Sprachen wie C und ordnen die Anweisungen des Codes automatisch auf den physischen Stoff des E1. Laut Unternehmensquellen analysiert der Compiler das Programm, weist einen spezifischen Betrieb einem der vielen „Fliesen“ des Chips zu und konfiguriert dann die Netzwerkwege zwischen ihnen. Anstatt die Ingenieure zu zwingen, ein neues Paradigma mit niedrigem Niveau zu lernen, ermöglicht der EFCCC-Compiler ihnen, ihre vorhandenen Fähigkeiten und Codebasen zu nutzen.

Zuvor war der Zugriff auf dieses Tool auf einen Sandbox-„Compiler-Spielplatz“ beschränkt, aber seine öffentliche Veröffentlichung ermöglicht jetzt eine direkte Integration in die vorhandene Toolchains, die eine kritische Sprache auf die Elektron-Elektron-Elektrik-Plattform auf der Elektron-Elektrik-Plattform auf den Markt gebracht hat. Der effiziente Elektron E1, effizienter Computer, richtet sich genau auf den schnell wachsenden Markt für Edge AI und das Internet der Dinge (IoT), der sich auf Anwendungen konzentriert, bei denen herkömmliche Chips zu kurz kommen. Der Prozessor ist spezifisch für Geräte entwickelt, die an schwer zu erreichen, gezwungen, über längere Zeiten von Batteriekraft oder fraßen Energie zu überleben. Wesentliche Auswirkungen, einschließlich industrieller Infrastruktur, Weltraumsysteme, Verteidigung, Drohnen und Wearables. Dies sind Sektoren, in denen Faktoren wie niedrige Latenz und die Praktikabilität von großflächigen Bereitstellungen durch die Leistungsanforderungen bestehender CPUs behindert wurden.

Der E1 ist so konzipiert, dass er typischen Aufgaben eingebetteter Systemaufgaben erledigt.

Effizienter Computer bewegt sich bereits, um diese Anwendungsfälle zu validieren, und stellt die Proben des Elektronen-E1 an, an denen Kunden in Industrie-und Luft-und Raumfahrtsektoren in den Bereichen Frühzugriffe hinweg bereitgestellt werden. Die ultimative Vision besteht darin, eine neue Klasse von „immer intelligenten“ intelligenten Geräten zu fördern, die eine komplexe KI-Verarbeitung lokal ausführen können, ohne ständig auf die Cloud abhängig zu sein. Architekturen im DataFlow-Stil sind nicht ganz neu-GOOGLES TPUS und Amazon’s Inferentia-Chips basieren auf einem ähnlichen Prinzip, das als systolisches Array bezeichnet wird. Efficity Computer behauptet, dass seine Stoffarchitektur einen entscheidenden Sprung nach vorne darstellt. Laut Mitbegründer von Brandon Lucia sind viele vorhandene Datenflow-Bemühungen spezielle Beschleuniger, die auf eine Untergruppe von Datenpfaden beschränkt sind. Sein zentrales Unterscheidungsmerkmal ist die Fähigkeit des Stoffes, sogenannte”willkürliche Rezidive”wie das in der Programmierung gemeinsame”während der Schleife”zu unterstützen. Lucia merkt an, dass dieses Problem, das komplexe Feedback-Pfade erfordert, Jahre gebraucht, um es richtig zu machen. “

Trotz dieser technischen Innovation steht das Startup mit erheblichen wirtschaftlichen Hürden. Der Markt für Ultralow-Power-Prozessoren ist sehr wettbewerbsfähig und überfüllt mit sehr billigen Mikrocontrollern. Der Computerarchitekt der Universität von Illinois, Rakesh Kumar, hebt die primäre Herausforderung hervor, glaubt. zu den Ansprüchen des Unternehmens. Lucia selbst bleibt in ihrer einzigartigen Position zuversichtlich und erklärt:”Wir tun etwas, das die Fähigkeit einer CPU hat, aber ein oder zwei Größenordnungen effizienter ist.”Dieser zukünftige Chip wird die räumliche Computerarchitektur erweitern, um noch anspruchsvollere Arbeitsbelastungen mit großem Maßstab zu verarbeiten. Diese Roadmap zeigt eine klare Strategie zum Aufbau eines Portfolios innovativer KI-Chips, wobei der anfängliche E1-Start auf zunehmend leistungsstärkere Lösungen wechselt.