Das Halbleiterdesignunternehmen Synopsys hat ein hochmoderner Ethernet-Entwurf mit einer Kapazität von 1,6 Terabit (1,6T), der speziell auf die Unterstützung von Anwendungen der künstlichen Intelligenz (KI) abzielt innerhalb von Rechenzentren. Das Unternehmen mit Hauptsitz in Kalifornien, das für seine EDA-Tools (Electronic Design Automation) bekannt ist, bietet diese neueste Innovation als weltweit erste umfassende 1,6-T-Ethernet-IP-Lösung (Intellectual Property) an. Diese Technologie soll Chipherstellern dabei helfen, den steigenden Bandbreitenbedarf zu decken, der durch die Weiterentwicklung der KI-Verarbeitung erforderlich wird.
Entwickelt für zukünftige Anforderungen
Während die IEEE soll die neueste Version des 1,6-TB-Ethernet-Standards erst im Jahr 2026 ratifizieren. Synopsys behauptet, dass sein bahnbrechendes Design Hersteller mit dem entscheidenden IP ausstattet, das sie dafür benötigen Entwickeln Sie heute Hochgeschwindigkeits-Netzwerk-Silizium. Die Lösung umfasst Unterstützung für verschiedene Ethernet-Raten, einschließlich 4 x 400 G, 2 x 800 G und 1,6 T, ermöglicht durch 112 Gbit/s und 224 Gbit/s SerDes. Zu den weiteren Komponenten der Lösung gehören 1.6T Media Access Control (MAC) und Physical Coding Sublayer (PCS)-Funktionen sowie 224G Ethernet PHY und Verification IP, was eine umfassende Suite für das Chipdesign ermöglicht.
Der drastische Anstieg setzt ein KI-bezogene Aktivitäten, insbesondere in Cloud-Rechenzentren, haben bestehende Datennetzwerke erheblich belastet. Dieser Druck ist auf die immensen Datenmengen zurückzuführen, die für das Training von KI-Modellen erforderlich sind und erhebliche Verbesserungen der Ethernet-Geschwindigkeiten erforderlich machen, um mit den steigenden Anforderungen Schritt zu halten.
Branchenumarmung und Innovationen
Die Ethernet Alliance hat seine Unterstützung für die Initiative von Synopsys zum Ausdruck gebracht. Peter Jones, Vorsitzender der Ethernet Alliance und Distinguished Engineer bei Cisco, betonte die Bedeutung robuster Entwicklungstools zur Unterstützung der nächsten Generation von Ethernet-Standards, insbesondere um den steigenden Anforderungen der Modellierung großer Sprachen und des Hochleistungsrechnens (HPC) gerecht zu werden ) Simulation und KI-Training in Hyperscale-Rechenzentren.
Synopsys betont, dass seine 1,6T-Ethernet-MAC-und PCS-Komponenten dank eines patentierten Reeds so konstruiert wurden, dass sie die erforderliche Siliziumfläche halbieren und gleichzeitig die Latenz um 40 Prozent reduzieren-Solomon Forward Error Correction-Architektur. Die Verfügbarkeit dieser Komponenten, die bereits von mehreren Kunden eingesetzt werden, sowie die Validierung der Lösung über verschiedene Hardwareplattformen, PHYs und Ethernet-Verifizierungssuiten hinweg verspricht erhebliche Fortschritte in der Netzwerktechnologie. Diese Entwicklung stellt einen wichtigen Meilenstein bei der Erfüllung der steigenden Anforderungen an die Netzwerkleistung dar, die durch die rasante Weiterentwicklung der KI-Technologien verursacht werden.
